

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07231050 A

(43) Date of publication of application: 29 . 08 . 95

(51) Int. Cl

H01L 23/12 H01L 21/60

(21) Application number: 06308928

(22) Date of filing: 13 . 12 . 94

,

(30) Priority: 13 . 12 . 93 JP 05311980

15 . 12 . 93 JP 05314966 20 . 12 . 93 JP 05320117

20 . 12 . 93 JP 05320126

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

COPYRIGHT: (C)1995,JPO

TOMURA YOSHIHIRO

BESSHO YOSHIHIRO HAKOTANI YASUHIKO

(54) CHIP PACKAGE, CHIP CARRIER AND MANUFACTURE THEREOF, CIRCUIT BOARD


TERMINAL ELECTRODE AND FORMATION
THEREOF, AND CHIP PACKAGE MOUNTED

BODY

(57) Abstract:

PURPOSE: To provide a small thin chip package mounted body that is excellent in high-frequency characteristics and resistant to-thermal shock with reliability.

CONSTITUTION: An LSI chip 7 is mounted in flip-flop on a chip carrier 12. The chip carrier 12 has terminal electrodes 6 for mounting the LSI chip 7 formed on the top, and contact electrode 5 for mounting itself on a circuit board 30 formed on the bottom. The terminal electrodes 6 and the contact electrodes 5 are connected with each other through the conductor within the board formed with bias 3 and the wiring 4 within the board. The contact electrodes 5 are formed with conductive adhesive. Terminal electrodes 31 of two-stepped projection shape, formed on the circuit board 30, are inserted into the contact electrodes 5 to electrically connect them.



(43) 公開日 平成7年(1995) 8月29日

(51) Int.Cl.6

識別記号

庁内整理番号

技術表示箇所

H01L 23/12

21/60

311 S 6918-4M

H 0 1 12 -- 23/ 12

FI

N ·

審査請求 未請求 請求項の数25 〇L (全 13 頁)

(21)出願番号

特顯平6-308928

(22)出廣日

平成6年(1994)12月13日

(31) 優先権主張番号 特願平5-311980

(32)優先日

平5(1993)12月13日

(33)優先権主張国

日本(JP)

(31)優先権主張番号 特願平5-314966

(32)優先日

平 5 (1993)12月15日

(33)優先権主張国 日本(JP)

(31)優先権主張番号 特願平5-320117

(32)優先日

平 5 (1993) 12月20日

(33)優先権主張国

日本(JP)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 戸村 善広

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 別所 芳宏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 箱谷 靖彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 武田 元敏

最終頁に続く

(54) 【発明の名称】 チップパッケージ、チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、 ならびにチップパッケージ実装体

(57) 【要約】

【目的】 小型で薄く高周波特性に優れ、熱衝撃に対す る信頼性の高いチップパッケージの実装体を提供する。 【構成】 LSIチップ 7 がチップキャリア 12上にフリ ップチップ実装され、チップキャリア12の上面には、L S | チップ 7 を実装するための端子電極 6 が形成され、 下面には回路基板30に実装するためのコンタクト電極5 が形成されている。端子電極6とコンタクト電極5と は、回路的にバイア3及び基板内層配線4によって形成 された基板内部導体で接続されている。コンタクト電極 5は導電性接着剤によって形成され、コンタクト電極5 には、回路基板30に形成された2段突起形状の端子電極 31が挿入され電気的に接続される。



【特許請求の範囲】

【請求項1】 上面及び下面を有し、内部導体を含むキャリア基板と、

該キャリア基板の該上面に形成され、LSIチップを該内部導体に接続する複数の端子電極とを備えたチップキャリアであって、

該キャリア基板の該下面には、回路基板上の複数の電極 を該内部導体に電気的に接続するための複数の凹部が設 けられており、該凹部は該内部導体につながっていることを特徴とするチップキャリア。

【請求項2】 前記キャリア基板の前記凹部に埋め込まれ、前記回路基板上の前記電極との接続時に前記電極と電気的に接触するコンタクト電極を備えており、該コンタクト電極が導電性接着剤によって形成されていることを特徴とする請求項1記載のチップキャリア。

【請求項3】 前記コンタクト電極は、前記キャリア基板の前記下面より突出していることを特徴とする請求項2記載のチップキャリア。

【請求項4】 前記導電性接着剤は、可撓性を有することを特徴とする請求項2記載のチップキャリア。

【請求項5】 前記キャリア基板は、複数のバイアホールを有しており、前記内部導体の少なくとも一部は、該複数のバイアホール内に設けられた導電性材料から形成され、該キャリア基板の前記複数の凹部の少なくとも一部は、該バイアホールから形成されていることを特徴とする請求項1記載のチップキャリア。

【請求項6】 前記キャリア基板は、積層された複数の 絶縁シートから形成されており、しかも前記上面と前記 下面とをつなぐ複数のバイアホールを有し、前記内部導 体は、該複数のバイアホール内に設けられた導電性材料 と、該複数の絶縁シートの少なくとも1つの上に設けら れた導電層とから形成されていることを特徴とする請求 項1記載のチップキャリア。

【請求項7】 前記内部導体は、Cu、Ag及びAgPdから選択された1又は2以上の材料によって形成されていることを特徴とする請求項1記載のチップキャリア。

【請求項8】 チップキャリアと、該チップキャリアに フリップチップ実装されたLSIチップとを備えたチップパッケージであって、

該チップキャリアは、上面及び下面を有し、内部導体を含むキャリア基板と、該キャリア基板の該上面に形成され、LSIチップを該内部導体に電気的に接続した複数の端子電極と、該キャリア基板の該下面に形成され、回路基板上の電極を該内部導体に電気的に接続するための複数の凹部とを備えており、

該LSIチップは、LSIチップ上に設けられた電極パッドと、該電極パッド上に形成された突起電極とを備えており、該突起電極は、接合層を介して該チップキャリアの該端子電極に電気的に接続され、該LSIチップと該チップキャリアとの間隙部は、モールド樹脂によって

充填封止されていることを特徴とするチップパッケージ。

【請求項9】 前記キャリア基板の前記凹部に埋め込まれ、前記回路基板上の前記電極との接続時に前記電極と電気的に接触するコンタクト電極を備えており、該コンタクト電極が導電性接着剤によって形成されていることを特徴とする請求項8記載のチップパッケージ。

【請求項10】 前記導電性接着剤は、可撓性を有することを特徴とする請求項9記載のチップパッケージ。—— 【請求項11】 前記LSIチップの前記突起電極は、 2段突起形状を有していることを特徴とする請求項8記

【請求項12】 前記接合層は、導電性接着剤、異方性 導電材及び半田から選択された1又は2以上の材料によって形成されていることを特徴とする請求項8記載のチップパッケージ。

載のチップパッケージ。

【請求項13】 チップキャリアと、該チップキャリア にフリップチップ実装されたLSIチップとを備えたチップパッケージであって、

該チップキャリアは、上面及び下面を有し、内部導体を合むキャリア基板と、該キャリア基板の該上面に形成され、LSIチップを該内部導体に電気的に接続した複数の端子電極と、該キャリア基板の該下面に形成され、回路基板を該内部導体に電気的に接続する複数のコンタクト電極とを備えており、該複数のコンタクト電極は導電性接着剤によって形成され、該キャリア基板の該下面に設けられた複数の凹部埋め込まれており、

該しSIチップは、LSIチップ上に設けられた電極パッドと、該電極パッド上に形成された突起電極とを備えており、該突起電極は、接合層を介して該チップキャリアの該端子電極に電気的に接続され、該LSIチップと該チップキャリアとの間隙部は、モールド樹脂によって充填封止されていることを特徴とするチップバッケージ。

【請求項14】 前記LSIチップの前記突起電極は、 2段突起形状を有していることを特徴とする請求項13記 載のチップパッケージ。

【請求項15】 前記導電性接着剤は、可撓性を有することを特徴とする請求項13記載のチップバッケージ。

【請求項16】 前記接合層は、導電性接着剤,異方性 導電材及び半田から選択された1又は2以上の材料によって形成されていることを特徴とする請求項13記載のチップパッケージ。

【請求項17】 焼成前の複数のグリーンシートにバイアホールを形成する工程と、

該複数のグリーンシートから少なくとも 1 枚を除いてグリーンシートの該バイアホールに内部導体の一部を埋め込み、該内部導体の一部を埋め込んだグリーンシート上に残りの内部導体を印刷によって形成する工程と、

該内部導体が埋め込まれたグリーンシートを残りのグリ

ーンシート上に積層し、該複数のグリーンシートをブレスする工程と、

該複数のグリーンシートを焼成して、下面に該バイアホールによって複数の凹部が形成されたキャリア基板を形成する工程とを備えたことを特徴とするチップキャリアの製造方法。

【請求項18】 前記キャリア基板の前記凹部内に導電性接着剤を埋め込み、前記凹部にコンタクト電極を形成する工程を備えたことを特徴とする請求項17記載のチップキャリアの製造方法。

【請求項19】 前記導電性接着剤は、可撓性を有することを特徴とする請求項18記載のチップキャリアの製造方法。

【請求項20】 チップパッケージが実装される回路基板上に形成される端子電極であって、該回路基板の電極パッド上に形成された下段部と、該下段部上に形成された上段部とを備えたことを特徴とする回路基板の端子電極。

【請求項21】 前記上段部における前記回路基板のチップパッケージ実装面と平行な面での断面積が、前記下段部における該チップパッケージ実装面と平行な面での断面積よりも小さいことを特徴とする請求項20記載の回路基板の端子電極。

【請求項22】 回路基板の電極パッド上に第1の開口部を有する第1のレジスト膜を、第1のフォトリソグラフィエ程によって該回路基板上に形成する工程と、

該第1のレジスト膜の該第1の開口部内に端子電極の下段部を形成する工程と、 該第1のレジスト膜の該第1の開口部よりも小さく、該端子電極の該下段部上に位置する第2の開口部を有する第2のレジスト膜を、第2のフォトリソグラフィ工程よって該回路基板上に形成する工程と、

該第2のレジスト膜の該第2の開口部内に該端子電極の 上段部を形成する工程と、

該第1のレジスト膜及び該第2のレジスト膜を除去して、該端子電極を露出させる工程とを備えたことを特徴とする回路基板の端子電極の形成方法。

【請求項23】 チップパッケージが回路基板に実装されたチップパッケージ実装体であって、

該チップパッケージは、チップキャリアとLSIチップ とを備えており、該チップキャリアは、上面及び下面を 有し、内部導体を含むキャリア基板と、該キャリア基板 の該上面に形成され、LSIチップを該内部導体に電気 的に接続した複数の端子電極と、該キャリア基板の該下 面に形成され、回路基板を該内部導体に電気的に接続し た複数のコンタクト電極とを備えており、該複数のコン タクト電極は導電性接着剤によって形成され、該キャリ ア基板の該下面に設けられた複数の凹部に埋め込まれて おり、

該LSIチップは、LSIチップ上に設けられた電極バ

ッドと、該電極パッド上に形成された突起電極とを備えており、該突起電極は、接合層を介して該チップキャリアの該端子電極に電気的に接続され、該LSIチップと該チップキャリアとの間隙部は、モールド樹脂によって充填封止されており、

該回路基板は、該チップキャリアの該コンタクト電極に 接続されている端子電極を備えていることを特徴とする チップパッケージ実装体。

【請求項24】 - 前記回路基板の前記端子電極は、前記 キャリア基板の前記凹部内に突出していることを特徴と する請求項23記載のチップパッケージ実装体。

【請求項25】 前記回路基板の前記端子電極は、2段 突起形状を有していることを特徴とする請求項24記載の チップパッケージ実装体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、チップパッケージ、チップキャリア及びその製造方法、チップパッケージが実装される回路基板の端子電極及びその形成方法、ならびにチップパッケージが回路基板に実装されたチップパッケージ実装体に関するものである。

[0002]

【従来の技術】近年、LSIの集積度は著しく向上し、それに伴いLSIチップのパッケージのピン数も増加してきた。また、LSIチップのパッケージが搭載された電子機器については、小型化と薄型化が強く望まれている。このため、LSIチップを高密度に回路基板に実装する高密度実装技術の開発が進められてきており、LSIチップのパッケージについては、様々な形状や構造が提案されている(日経エレクトロニクス1993年8~2号 no.587掲載『LSIパッケージ最前線高密度実装を後押し』 P93~99)。

【0003】以下の説明においては、LSIチップの電極に接続される端子電極と、回路基板に接続されるコンタクト電極とを備えた基板を「チップキャリア」と呼び、また、チップキャリア上にLSIチップが実装されたものを「チップパッケージ」と呼ぶことにする。そして、このようなチップパッケージは回路基板上に実装されることになる。

【0004】以下、従来のチップパッケージの回路基板への実装を簡単に説明する。まず、両面に端子電極が形成されたプリント基板またはセラミック基板に、レーザや金型パンチングなどでバイアホールを形成する。その後、メッキ法などによって基板内部導体と端子電極とを電気的に接続する。フェースアップ状態のLSIチップを前記チップキャリアの上面にダイボンドで接着した後、LSIチップの電極パッドとチップキャリアの上面の端子電極とをボンディングワイヤによって接続する。次に、LSIチップとボンディングワイヤを覆うようにモールド樹脂による封入を行い、チップパッケージを得

る。

【0005】次に、ブリント基板の下面 (回路基板に対向する面) の端子電極上に、印刷などによって半田を固着したのち、赤外線リフローなどにより半田を溶融し、半田ボール (直径700 μ m程度) に成形する。あるいは、あらかじめ用意された半田ボールをフラックスなどによってチップキャリアの端子電極に接着させる方法もある。

【0006】さらに、前記チップバッケージの半田ボールが回路基板の端子電極の所定の位置に合うように、チップパッケージの位置合わせを行ったのち、チップバッケージを回路基板上に載置する。その後、赤外線リフローなどにより半田ボールを溶融し、チップパッケージの下面の端子電極と回路基板の端子電極と接合する。こうしてチップバッケージ実装体が得られる。

[0007]

【発明が解決しようとする課題】しかしながら、上述した従来のチップパッケージ及びチップパッケージ実装体は、以下のような問題を有している。

【0008】1. チップキャリアの端子電極とLSIチップの電極パッドとの接続がワイヤボンディングによって行われているため、チップキャリア面積は、ワイヤボンディング接続部分だけLSIチップ面積より大きくなる。また、ワイヤボンディング接続後にモールド樹脂による封入を行うため、チップパッケージは、ボンディングワイヤによってボンディングワイヤのループ高さ以上に厚さが増加してしまう。このことは、チップパッケージの小型化・薄型化の障害となる。

【0009】2. 比較的に長いボンディンクワイヤによって信号が伝達するために、入出力信号遅延が起こる。このため高周波特性が悪くなり、ノイスを拾ってしまう。

【0010】3. チップバッケージの下面にアレイ状に配列された球状の半田ボールは、端子のピッチをより小さくすることを困難にしている。半田ボールの配列ビッチは典型的には1mm程度もある。

【0011】4、半田ボールのサイズが、チップパッケージと回路基板との間隔を決定する。このため、チップパッケージと回路基板との間隔を半田ボールのサイズよりも狭くすることができない。

【0012】5. チップキャリアの基板の材質と回路基板の材質とが異なる場合は、熱衝撃により半田接合部に応力が集中し、電裂(クラック)が発生しやすく、電裂の発生により半田接合部の電気抵抗値が増大する。

【0013】本発明は、上記課題を解決するためになされたものであり、その目的とするところは、小型化・薄型化に適したチップパッケージであって、高周波特性に優れ、しかも回路基板に対して信頼性良く安定に接続されるチップパッケージを提供することにある。

【0014】また、本発明の他の目的は、前記チップパッケージに適したチップキャリア及びその製造方法を提

供することにある。

【0015】また、本発明の他の目的は、前記チップバッケージに適した回路基板の端子電極及びその形成方法、ならびに前記チップパッケージが回路基板に実装されたチップパッケージ実装体を提供することにある。

[0016]

【課題を解決するための手段】上記の課題を解決するため、本発明の請求項1記載のチップキャリアは、内部導体を含むキャリア基板と、該キャリア基板の上面に形成され、LSIチップを該内部導体に接続する複数の端子電極とを備えたチップキャリアであって、該キャリア基板の下面には、回路基板上の複数の電極を該内部導体に電気的に接続するための複数の凹部が設けられており、該凹部は該内部導体につながっていることを特徴とする。

【0017】さらに、請求項2記載のチップキャリアは、前記キャリア基板の前記凹部に埋め込まれ、前記回路基板上の前記電極との接続時に前記電極と電気的に接触するコンタクト電極を備えており、該コンタクト電極が導電性接着剤によって形成されていることを特徴とする。

【0018】さらに、請求項3記載のチップキャリアは、前記コンタクト電極が前記キャリア基板の前記下面より突出していることを特徴とする。

【0019】さらに、請求項4記載のチップキャリアは、前記導電性接着剤が可撓性を有することを特徴とする

【0020】さらに、請求項5記載のチップキャリアは、前記キャリア基板が、複数のバイアホールを有しており、前記内部導体の少なくとも一部が、該複数のバイアホール内に設けられた導電性材料から形成され、該キャリア基板の前記複数の凹部の少なくとも一部が、該バイアホールから形成されていることを特徴とする。

【0021】さらに、請求項6記載のチップキャリアは、前記キャリア基板が積層された複数の絶縁シートから形成されており、しかも前記上面と前記下面とをつなぐ複数のバイアホールを有し、前記内部導体が該複数のバイアホール内に設けられた導電性材料と、該複数の絶縁シートの少なくとも1つの上に設けられた導電層とから形成されていることを特徴とする。

【0022】さらに、請求項7記載のチップキャリアは、前記内部導体は、Cu. Ag及びAgPdから選択された1又は2以上の材料によって形成されていることを特徴とする。

【0023】また、請求項8記載のチップバッケージは、チップキャリアと、該チップキャリアにフリップチップ実装されたLSIチップとを備えたチップパッケージであって、該チップキャリアが、内部導体を含むキャリア基板と、該キャリア基板の該上面に形成され、LSIチップを該内部導体に電気的に接続した複数の端子電

極と、該キャリア基板の該下面に形成され、回路基板上の電極を該内部導体に電気的に接続するための複数の凹部とを備えており、該LSIチップが、LSIチップ上に設けられた電極バッドと、該電極バッド上に形成された突起電極とを備えており、該突起電極が、接合層を介して該チップキャリアの該端子電極に電気的に接続され、該LSIチップと該チップキャリアとの間隙部は、モールド樹脂によって充填封止されていることを特徴とする。

【0024】さらに、請求項9記載のチップバッケージは、前記キャリア基板の前記凹部に埋め込まれ、前記回路基板上の前記電極との接続時に前記電極と電気的に接触するコンタクト電極を備えており、該コンタクト電極が導電性接着剤によって形成されていることを特徴とする。

【0025】さらに、請求項10記載のチップパッケージは、前記導電性接着剤が、可撓性を有することを特徴とする。

【0026】さらに、請求項11記載のチップパッケージは、前記LSIチップの前記突起電極が、2段突起形状を有していることを特徴とする。

【0027】さらに、請求項12記載のチップバッケージは、前記接合層が、導電性接着剤、異方性導電材及び半田から選択された1又は2以上の材料によって形成されていることを特徴とする。

【0028】また、請求項13記載のチップパッケージ は、チップキャリアと、該チップキャリアにフリップチ ップ実装されたLSIチップとを備えたチップパッケー ジであって、該チップキャリアが、内部導体を含むキャ リア基板と、該キャリア基板の該上面に形成され、LS || チップを該内部導体に電気的に接続した複数の端子電 極と、該キャリア基板の該下面に形成され、回路基板を 該内部導体に電気的に接続する複数のコンタクト電極と を備えており、該複数のコンタクト電極が導電性接着剤 によって形成され、該キャリア基板の該下面に設けられ た複数の凹部埋め込まれており、該LSIチップが、L SIチップ上に設けられた電極パッドと、該電極パッド 上に形成された突起電極とを備えており、該突起電極 が、接合層を介して該チップキャリアの該端子電極に電 気的に接続され、該LSIチップと該チップキャリアと の間隙部が、モールド樹脂によって充填封止されている ことを特徴とする。

【0029】さらに、請求項14記載のチップパッケージは、前記LSIチップの前記突起電極が、2段突起形状を有していることを特徴とする。

【0030】さらに、請求項15記載のチップパッケージは、前記導電性接着剤が、可撓性を有することを特徴とする。

【0031】さらに、請求項16記載のチップパッケージは、前記接合属が、導電性接着剤、異方性導電材及び半

田から選択された1又は2以上の材料によって形成されていることを特徴とする。

【0032】また、請求項17記載のチップキャリアの製造方法は、焼成前の複数のグリーンシートにバイアホールを形成する工程と、該複数のグリーンシートから少なくとも1枚を除いてグリーンシートの該バイアホールに内部導体の一部を埋め込み、該内部導体の一部を埋め込んだグリーンシート上に残りの内部導体を印刷によって形成する工程と、該内部導体が埋め込まれたグリーンシートを残りのグリーンシート上に積層し、該複数のグリーンシートを焼成して、下面に該バイアホールによって複数の凹部が形成されたキャリア基板を形成する工程とを備えたことを特徴とする。

【0033】さらに、請求項18記載のチップキャリアの 製造方法は、前記キャリア基板の前記凹部内に導電性接 着剤を埋め込み、前記凹部にコンタクト電極を形成する 工程を備えたことを特徴とする。

【0034】さらに、請求項19記載のチップキャリアの 製造方法は、前記導電性接着剤が、可撓性を有すること を特徴とする。

【0035】また、請求項20記載の回路基板の端子電極は、チップパッケージが実装される回路基板上に形成される端子電極であって、該回路基板の電極パッド上に形成された下段部と、該下段部上に形成された上段部とを備えたことを特徴とする。

【0036】さらに、請求項21記載の回路基板の端子電極は、前記上段部における前記回路基板のチップパッケージ実装面と平行な面での断面積が、前記下段部における該チップパッケージ実装面と平行な面での断面積よりも小さいことを特徴とする。

【0037】また、請求項22記載の回路基板の端子電極の形成方法は、回路基板の電極パッド上に第1の開口部を有する第1のレジスト膜を、第1のフォトリソグラフィエ程によって該回路基板上に形成する工程と、該第1のレジスト膜の該第1の開口部内に端子電極の下段部部よりも小さく、該端子電極の該下段部上に位置する第2の関口部を有する第2のレジスト膜を、第2のフォトリソグラフィエ程よって該回路基板上に形成する工程と、該第2のレジスト膜の該第2のレジスト膜の該第2のレジスト膜及び該第2のレジスト膜を除去して、該端子電極を露出させる工程とを備えたことを特徴とする。

【0038】また、請求項23記載のチップパッケージ実装体は、チップパッケージが回路基板に実装されたチップパッケージ実装体であって、該チップパッケージが、チップキャリアとLSIチップとを備えており、該チップキャリアが、上面及び下面を有し、内部導体を含むキャリア基板と、該キャリア基板の該上面に形成され、L

The state of the s

S - チップを該内部導体に電気的に接続した複数の端子電極と、該キャリア基板の該下面に形成され、回路基板を該内部導体に電気的に接続した複数のコンタクト電極とを備えており、該複数のコンタクト電極が導電性接着剤によって形成され、該キャリア基板の該下面に設けられた複数の凹部に埋め込まれており、該しSIチップが、LSIチップ上に設けられた電極パッドと、該電極が、上SIチップ上に設けられた電極パッドと、該電極が、接合層を介して該チップキャリアの該端子電極が、接合層を介して該チップキャリアの該端子車に電気的に接続され、該LSIチップと該チップキャリアとの間隙部が、モールド樹脂によって充填封止され、該回路基板が、該チップキャリアの該コンタクト電極に接続されている端子電極を備えていることを特徴とする。

【0039】さらに、請求項24記載のチップパッケージ 実装体は、前記回路基板の前記端子電極が、前記キャリ ア基板の前記凹部内に突出していることを特徴とする。 【0040】さらに、請求項25記載のチップパッケージ 実装体は、前記回路基板の前記端子電極が、2段突起形 状を有していることを特徴とする。

[0041]

【作用】本発明のチップキャリアによれば、LSIチッ プがフリップチップ実装されるための端子電極がキャリ ア基板上面に設けられ、かつキャリア基板下面に回路基 板上の電極に接続するためのコンタクト電極が設けられ て、端子電極とコンタクト電極がキャリア基板内に設け られた内部導体により回路的に接続されていることによ り、このチップキャリアを介してLSIチップと回路基 板の回路とを接続すれば、LSIチップと回路基板の回 路とがコンパクトに接続されることになる。即ち、この 接続にはボンディングワイヤが用いられないため、LS 1 チップと回路基板との間の比較的に短い経路を電気信 号が伝搬することになり、ボンディングワイヤを使用す る場合に比較して、抵抗成分や寄生容量が減少するた め、高周波特性が改善される。また、キャリア基板の内 部導体等によって、端子電極の配置レイアウトとコンタ クト電極の配置レイアウトとが相互に異なるものに設計 され得る。

【0042】さらに、コンタクト電極がキャリア基板下面の凹部内に埋め込まれた導電性接着剤から形成されていることにより、導電性接着剤がキャリア基板と回路基板とを機械的に接着するとともに、キャリア基板の内部等体と回路基板の端子電極とを電気的に接続する。ここで、コンタクト電極が導電性接着剤から形成されていることにより、回路基板との接続が安定して信頼性が向上し、特に、熱衝撃に強い接続が得られる。また、キャリア基板下面の凹部内に位置するコンタクト電極に回路基板の電極を挿入することにより、キャリア基板と回路基板との間隙が縮小される。

【0043】また、本発明のチップキャリアの製造方法

によれば、キャリア基板の下面に複数の凹部が形成されるので、キャリア基板下面の凹部に導電性接着剤を埋め込むことによりコンタクト電極が容易に形成される。

【0044】また、上記チップキャリア上にLSIチップがフリップチップ実装された本発明のチップパッケージによれば、チップパッケージが小型で、かつ薄型となる。また、キャリア基板下面の凹部に導電性接着剤を埋め込む作業は比較的簡単であるので、本発明のチップパッケージを購入したユーザがチップパッケージを回路基板に実装の際に実行することも可能である。

【0045】また、本発明の回路基板の端子電極によれば、端子電極が2段突起形状を有していることにより、 上記チップキャリアの凹部のコンタクト電極に容易に挿 入することが可能になり、機械的及び電気的に安定な接 続が得られる。

【0046】また、本発明の端子電極の形成方法によれば、2段突起形状を有する微細な突起電極がフォトリソグラフィ技術の採用により歩留まり良く容易に形成される。

【0047】また、本発明のチップパッケージ実装体によれば、コンタクト電極が導電性接着剤から形成されていることにより、チップキャリアと回路基板とが機械的電気的に安定に接続される。また、回路基板の端子電極をチップキャリアのコンタクト電極に挿入して接続することにより、回路基板に実装されたチップパッケージの高さが抑制される。

[0048]

【実施例】以下、図面を参照しながら本発明の実施例を 説明する。

【0049】図1は本発明のチップパッケージの第1実施例の概略を示す断面図である。本実施例のチップパッケージ19は、チップキャリア12と、このチップキャリア12にフリップチップ実装されたLSIチップ7とを備えている。

【0050】LSIチップ7は、複数の電極パッド8 と、各電極パッド8上に形成された突起電極11を有して いる。LSIチップ7としては、公知のものが適宜使用 され得る。本実施例で使用するLSIチップのサイズ は、典型的には10mm×10mm×0.5mmである。電極パッド 8及び突起電極11は、LSIチップ7の下面の周縁付近 の領域に設けられており、LSIチップ7に形成された 集積回路の配線を外部の回路に接続するために使用され る。突起電極11の配列ピッチは、現在、0.200mmから0.1 20mm程度であり、今後、ますます小さくなる傾向にあ る。突起電極11は、接合層である導電性接着剤9を介し て、チップキャリア12の端子電極6に電気的に接続され ている。突起電極11は、チップキャリア12の端子電極6 との接続を安定に行うために、2段突起形状を有してい ることが好ましい。なお、接合層としては、導電性接着 剤の代わりに異方性導電材や半田によって形成したもの

でもよい。LSIチップ7とチップキャリア12との間隙 部は、モールド樹脂10によって充填封止されている。

【0051】図3は本発明の第1実施例のチップパッケ ージにおけるチップキャリアの概略を示す断面図であ る。図3を参照しながら、チップパッケージ19における チップキャリア12の詳細を説明する。チップキャリア12 は、内部導体を含む多層セラミック基板(multilayered ceramic substrate)をキャリア基板 (carryer body)とし て含んでいる。キャリア基板1の上面には、LSIチッ ブ7の突起電極11を内部導体に電気的に接続する複数の 端子電極6が形成されている。一方、キャリア基板1の 下面には、後述する回路基板の電極を内部導体に電気的 に接続するための複数の凹部が形成されている。この凹 部の深さは20μm~100μm程度であり、内径は200μm程 度である。凹部には、回路基板上の電極に接触する複数 のコンタクト電極5が埋め込まれている。本実施例にお いて、コンタクト電極5は、キャリア基板1の下面から 10μm~20μm程度突出している。しかし、回路基板の電 極が後述するような2段突起形状を有している場合に は、コンタクト電極5をキャリア基板1の下面から突出 させる必要はない。

【0052】コンタクト電極5と端子電極6とは、内部 導体を介して回路的に相互接続されている。その結果、 ボンディングワイヤを介することなく、図1のLSIチ ップ7と回路基板の回路との間の電気的接続が達成さ れ、優れた高周波特性が得られる。本実施例の場合、キ ャリア基板1の内部導体は、キャリア基板1のバイアホ ール2に埋め込まれたバイア3及ひ基板内層配線4から 形成されている。内部導体は、キャリア基板1の上面の 周辺部において比較的に小さなピッチで配列された端子 電極6を、キャリア基板1の下面において比較的に大き なピッチで配列されたコンタクト電極5へ電気的に接続 するという機能を果たしている。LSIチップ7の電極 バッド8はチップ下面の周縁付近の領域にあり、このこ とにより、チップキャリア12での端子電極6の配置位置 も、キャリア基板1の上面の周縁付近の領域に限定され る。これに対して、コンタクト電極5の配置位置は、キ ャリア基板1の下面の周縁付近に限定されず、キャリア 基板1の下面の全面を有効に利用してコンタクト電極5 を配置すれば、コンタクト電極5の配列ビッチを大きく することができる。配列ピッチを大きくすれば、隣接す るコンタクト電極5間の短絡を抑制しやすくなる。ま た、配列ピッチを大きくすれば、コンタクト電極5のサ イズを大きくすることも可能となる。その結果、コンタ クト電極5と回路基板との間の信頼性の高い電気的及び 機械的な接続が確保される。本実施例では、コンタクト 電極5の最小配列ピッチは約400 μ mである。なお、基板 内層配線4の一部に、抵抗や容量等の回路素子を設けて もよい。

【0053】本実施例のチップパッケージ:9においてし

Sーチップ 7 は、以下に述べるようにしてチップキャリア 12上に実装される。まず、LSIチップ 7 の電極パッド 8 に A uの 2 段突起形状を有する突起電極11をボールボンディング法により形成した後、その先端部に導電性接着剤 9 を転写する。次に、突起電極11の位置をチップキャリア 12の端子電極 6 に位置に合わせた後、LSIチップ 7 をチップキャリア 12上に載置し、導電性接着剤 9 を熱硬化させる。次に、モールド樹脂 10で、LSIチップ 7 とチップキャリア 12との間隙を充填し、モールド樹脂 10を熱硬化させる。LSIチップ 7 に形成される突起電極11は、メッキ A uバンプやメッキ半田バンプや半田ボールバンプなどフリップチップ実装のために適した構造を有していればよい。

【0054】本発明の第1実施例のチップパッケージ19における重要な特徴の一つは、チップキャリア12のコンタクト電極5がキャリア基板1の凹部に埋め込んだ導電性接着剤によって形成されている点にある。導電性接着剤としては、例えば、エイブスティック社製ポリマー性導電性接着剤(品番8250)が使用される。コンタクト電極5が、凹部に埋め込んだ導電性接着剤により形成されていることにより、次のような効果が生じる。

【0055】半田ボール等のような電極と比較して、チップパッケージ19と回路基板との間隙が著しく縮小される。また、回路基板の突起電極との接続が容易となる。回路基板の突起電極をチップパッケージ19のコンタクト電極5に挿入すれば、導電性接着剤のはい上がりや隣接する突起電極間でのショートを抑制することができる。また、回路基板の突起電極と導電性接着剤との接触面積も大きいことから、接着強度が大きく確保され、信頼性が向上する。特に、導電性接着剤が可撓性を有している場合には、熱衝撃を受けてもコンタクト電極5にクラックが発生しにくくなり、クラックによる抵抗値の増加を防止できる。

【0056】図2は本発明のチップパッケージの第2実 施例の概略を示す断面図、図4は本発明の第2実施例の チップパッケージにおけるチップキャリアの概略を示す 断面図であり、図1及び図3に基づいて説明した部材に 対応する部材については、同一符号を付して説明を省略 する。本実施例のチップバッケージ20においては、チッ プキャリア21のキャリア基板22として、図4に示される ようなコンタクト電極5と端子電極6とがバイア3によ り直接に電気的に接続されたものを使用した。そして、 チップパッケージ20は、キャリア基板22に第1実施例と 同様にLSIチップ7がフリップフロップ実装されたも のである。このキャリア基板22には、基板内層配線が設 けられてないが、キャリア基板22の上面に端子電極6か ら延びる引き出し線(図示省略)が設けられ、それによっ て、端子電極6の位置とは異なる位置にバイアホール2 及びバイア3を設けることが可能である。したがって、 チップキャリア21の場合、図3に示すチップキャリア12

に比較して設計の自由度は減少するが、コンタクト電極 5 の配置パターンと端子電極 6 の配置パターンとを異な らしめることができる。

【0057】図5は本発明のチップキャリアの製造方法の説明するための工程断面図であり、図5(a)~(i)は、それぞれ異なる製造工程におけるチップキャリアの状態を示している。図3に示すチップキャリア12を製造する場合、まず、図5(a)に示されるように、焼成前の複数のセラミックグリーンシート +a及び +bに、レーザや金型パンチングによってパイアホール 2a及び 2bを形成する。キャリア基板 1 を形成する場合、バイアホール 2a及び 2bの各シート上の配置レイアウトは、セラミックグリーンシート 1a及び 1b毎に異なるが、図 5(a)~(i)では、説明を簡単化するため、全て同じ位置にパイアホール 2a及び 2bを記載している。

【0058】セラミックグリーンシート 1a及び 1bとしては、例えば、日本電気硝子社製のガラスセラミックグリーンシート (MLS-1000主成分)が使用される。 1つのキャリア基板 1を形成するために、例えば、200 μ m程度の厚さのセラミックグリーンシート 1a及び 1bを $5\sim10$ 枚程度積層する。各セラミックグリーンシート 1a又は 1bの厚さが焼成前に 200 μ mであっても、焼成後に 150 μ m程度に収縮するので、最終的なキャリア基板 1の厚さは 0.7mm ~ 1.5 mm程度になる。チップキャリア 12を薄くしてチップパッケージ 19の厚みを薄くするためには、キャリア基板 1 は薄い方が好ましい。

【0059】次に、図5(b)に示されるように、セラミックグリーンシート1aのバイアホール2aに印刷によって導電性材料を埋め込んでバイア3aを形成した後、図5(f)に示されるように印刷によって基板内層配線4を形成する。こうして内部導体の構成要素が形成される。内部導体の材料としては、例えばCuOペーストが使用される。

【0060】バイアホール2bにバイア3aが形成されて いないセラミックグリーンシート1b上に、他の複数の セラミックグリーンシート 1 aを積層した後、加熱しな がらこれらの積層構造体をプレスする。次に、図 5 (g) に示されるように、積層されたセラミックグリーンシー ト1a及び1bを焼成して下面に複数の凹部が形成された キャリア基板1を形成する。この凹部は、キャリア基板 1の最下層のセラミックグリーンシート1bのバイア3a が充填されていないバイアホール2bによって形成され たものである。なお、ここまでのキャリア基板1の製造 方法としては、他の従来の製造方法を使用してもよい。 【0061】焼成が終わったならば、図5(h)に示され るように、キャリア基板1の上面に端子電極6を形成す る。次に、図 5 (i) に示されるように、キャリア基板 1 の回路基板に対向する面に印刷マスク14をセットし、バ イアホール2bによって形成された複数の凹部に対し て、導電性接着剤を印刷マスク14ごしに印刷する。この とき、スキージ13を使用して導電性接着剤をバイアホール2 bにEP刷する。このようにして、導電性接着剤をキャリア基板 1 のバイアホール 2 b内に埋め込み、それによってコンタクト電極 5 を形成する。この導電性接着剤としては、可撓性を有するものを使用することが好ましい。コンタクト電極 5 を形成する導電性接着剤中には導電粒子が含まれるが、その導電性粒子は、AgPd、Au、Ag, Cuや、それらの複合合金粉のいずれかから形一成されていることが好ましい。

【0062】バイアホール2bに埋め込んだコンタクト電極5は、キャリア基板1から突出してもよいし、突出しなくてもよいが、コンタクト電極5がキャリア基板1から突出しない場合には、回路基板上の電極がキャリア基板1のバイアホール2b内に挿入され得る突起形状を有する必要がある。

【0063】キャリア基板1を、前述した図5(a)、(b)、(f)、(g)、(h)及び(i)に示す方法で形成する場合、キャリア基板1の下面に垂直な方向のコンタクト電極5のサイズ(長さ)は、基板1の最下層のセラミックグリーンシート1bの厚さに依存して決まる。例えば、このセラミックグリーンシート1bの焼成後の厚さが150 μ mである場合、コンタクト電極5の長さは150 μ mである場合、コンタクト電極5の長さを大した場合には、コンタクト電極5の持つ比較的大きな電気抵抗成分が無視できなくなる。このため、コンタクト電極5の長さは200 μ m程度以下であることが好ましい。

【0064】また、内部導体が非金属である場合には、 導電性接着剤をセラミックグリーンシート1bのバイア ホール2bに充填する前に、Auなどの無酸化導体によって未充填バイアホール2b内の側壁をメッキしてもよ い。このメッキによれば、導電性接着剤と内部導体との 間の電気的接触面積が増加するので、コンタクト電極5 と内部導体との間の電気的抵抗を低下させることができる。

【0065】なお、コンタクト電極5を形成する工程は、キャリア基板1の端子電極6にLSIチップ7を実装した前であっても、後であってもよい。LSIチップ7を実装した状態で、しかもコンタクト電極5が形成されてない状態のチップパーケッジ19がユーザに販売される場合が考えられる。その場合、そのチップパッケージ19を回路基板に搭載する前に、キャリア基板1の下面のバイアホール2b内にコンタクト電極5が埋め込まれることになる。なお、キャリア基板1の材質は、ガラスセラミック以外に、放熱性のよいアルミナであってもよい。

【0066】また、図4に示すチップキャリア21を製造する場合は、キャリア基板22におけるバイアホール2a及び2bの各シート上の配置レイアウトは、全てのセラミックグリーンシート1a及び1bで共通しており、基板内層配線4の形成が省略されるので、図5(a)~(e)に示

される工程を実行することによりキャリア基板22が形成される。ここで、図 5 (c) \sim (e) に示す工程は、図 5 (g) \sim (i) に示す工程にそれぞれ対応している。

【0067】図6は本発明の端子電極を備えた回路基板の第1実施例の概略を示す断面図であり、この回路基板は、図1に示すチップパッケージ19、あるいは図2に示すチップパッケージ20が実装されるに適した電極構造を備えている。回路基板30は、2段突起形状の端子電極31を備えている。この端子電極31は、キャリア基板1、22のコンタクト電極5がキャリア基板1、22の下面から実質的に突出してない場合に好ましく使用される。

【0068】回路基板30においてチップパッケージ19. 20と対向する実装面30aには、電極パッド32が形成され ており、さらに電極パッド32上に2段突起形状の端子電 極31が形成されている。この端子電極31は、電極パッド 32上に直接形成された下段部31aと、この下段部31a上に 形成された上段部31bとを備えている。端子電極31にお いて実装面30aと平行な断面の形状は円形であってもよ いし、あるいは四角形であってもよい。また、実装面30 aと平行な面における上段部31bの断面積は、下段部31a の断面積よりも小さくする。この2段突起形状の端子電 極31は、Au、Cu、Ag、半田などのメッキ可能な金属 から形成され得る。また、電極パッド32の材料も、A υ, C υ などのメッキ可能なものであればよい。また、 回路基板30は、キャリア基板1,22と同様に積層構造を 有し、内部にバイアホール33、バイア34及び基板内層配 線35が配置されている。

【0069】図7は本発明の第1実施例の回路基板における端子電極の製造方法を説明するための工程断面図であり、図7(a)~(d)は、それぞれ異なる製造工程における端子電極及びレジスト腰の状態を示している。次に、図7を参照して端子電極31の製造方法を説明する。まず、図7(a)に示すように、フォトリングラフィ工程によってレジスト膜 A を回路基板30の実装面30a上に形成する。レジスト膜 A は、実装面30a上の複数の電極パッド32のうち、チップキャリア12、21のコンタクト電極 5に接続されるべき電極パッド上に開口部 (内径:約250 μ m程度)を有している。

【0070】次に、図7(b)に示されるように、端子電極31の下段部31a(厚さ:約数十μm)をレジスト膜Aの開口部内に析出させる。このようにして、回路基板30のレジスト膜Aに覆われていない領域上に選択的に端子電極31の下段部31aを形成する。端子電極31の下段部31aの形状及び大きさは、レジスト膜Aの開口部の形状及び大きさにより規定される。また、端子電極31の下段部31aの配置バターンは、レジスト膜Aの開口部の配置パターンにより規定される。

【0071】次に、図7(c)に示されるように、フォトリソグラフィエ程によってレジスト膜A上にレジスト膜Bを形成する。レジスト膜Bは、端子電極31の下段部31

aの中心付近上に開口部 (内径:約100 μ m程度) を有している。この開口部は、レジスト膜 A の開口部よりも小さく形成される。次に、図 7 (d) に示されるように、メッキ法によって端子電極31の上段部31b (高さ:約数十 μ m) を析出させる。

【0072】最後に、レジスト膜A及びレジスト膜Bを回路基板30から溶解または剥離して、回路基板30の電極パッド32上に2段突起形状を有する端子電極31を露出させ、必要な場合には回路基板30及び端子電極31を洗浄する。

【0073】本実施例の回路基板30において端子電極31を形成するためのメッキ材料は、特に限定されず、Au. Cu. Ag, 半田等のメッキ可能な材料であればよい。

【0074】図8は本発明のチップバッケージ実装体の第1実施例の概略を示す断面図であり、本実施例のチップパッケージ実装体は、図1に示すチップパッケージ19が図6に示す回路基板30に実装されたものである。次に、図8を参照して本発明のチップパッケージ19の回路基板30への実装方法及び本実施例のチップパッケージ19の回路基板30への実装方法及び本実施例のチップパッケージ19にコンタクト電極5を導電性接着剤によって形成した後、各コンタクト電極5の位置が回路基板30の対応する端子電極31の位置に整合するように位置合わせを行う。ここで使用する回路基板30は、前述したようにバイアホール33、バイア34及び基板内層電極35を備えている。

【0075】その後、コンタクト電極5が埋め込まれている凹部であるバイアホール2bに端子電極31の上段部31bを挿入する。次に、50~150℃で導電性接着剤からなるコンタクト電極5を硬化する。このようにして、コンタクト電極5と端子電極31とを電気的及び機械的に接合し、チップパッケージ19を回路基板30に実装する。このようして実装されたチップパッケージ実装体は、次のような効果をもたらす。

【0076】コンタクト電極5と回路基板30の端子電極31との接続が強固であることにより、コンタクト電極5と端子電極31とが機械的及び電気的に安定に接続される。さらに、回路基板30の熱膨張係数とキャリア基板1の熱膨張係数とが異なっていても、キャリア基板1にクラックが生じにくく、特に、コンタクト電極5を形成する導電性接着剤に可撓性を有するものを用いることにより、熱衝撃などに対する信頼性を極めて良好にすることができる。また、キャリア基板1と回路基板30との間の距離が短縮される結果、チップバッケージ実装体の厚みを全体として薄くできる。

【0077】図9は本発明のチップパッケージ実装体の第2実施例の概略を示す断面図であり、このチップパッケージ実装体における回路基板40は、図6に示す回路基板30から端子電極31を省略したものである。本実施例のチップバッケージ実装体は、図1に示すチップパッケー

ジ19が回路基板40に実装されたものである。次に、図9を参照して本発明のチップパッケージ19の回路基板40への実装方法及び本実施例のチップパッケージ実装体を説明する。本実施例では、コンタクト電極5が回路基板40の電極パッド32上へ直接に接着され、コンタクト電極5と電極パッド32とを電気的及び機械的に接合することにより、チップパッケージ19が回路基板40に実装されている。

【0078】本実施例のチップパッケージ実装体によれば、第1実施例のチップパッケージ実装体と同様にしS 「チップ7がチップキャリア12上にフリップチップ実装 されているため、チップパッケージ19が小面積で薄型と なる。さらに、チップパッケージ内の配線距離が短いことにより、極めて良好な周波数特性が得られる。さら に、回路基板40に端子電極31を設ける必要がなくなるので、回路基板40の構成を簡略化することができ、かつチップパッケージ19を実装した後の全体の厚みも薄くできる。

[0079]

【発明の効果】以上説明したように、本発明のチップキャリアにLSIチップをフリップチップ実装したチップパッケージは基板面積が小さく済み、しかもチップパッケージ実装後でも回路基板からの厚みが薄いので、高密度実装に最適である。

【0080】また、本発明のチップパッケージを回路基板に実装する際において、チップパッケージのコンタクト電極が可撓性を有する導電性接着剤によって形成されていることにより、回路基板側の端子電極上に形成された2段突起電極をコンタクト電極に挿入し接続することで、実装後の回路モジュールの厚さを薄くすることができる。

【0081】さらに、回路基板に形成された本発明の2段突起形状の端子電極をチップパッケージのコンタクト電極中に挿入した際に、端子電極が凸型であることによ

り、接着剤のはい上がりや隣接間でのショートを抑え、 また導電性接着剤との接触確率が高く、接着面積も大き いことから接着強度も大きく確保でき、信頼性が向上す る。

【図面の簡単な説明】

【図1】本発明のチップパッケージの第1実施例の概略 を示す断面図である。

【図2】本発明のチップパッケージの第2実施例の概略 を示す断面図である。

【図3】本発明の第1実施例のチップパッケージにおけるチップキャリアの概略を示す断面図である。

【図4】本発明の第2実施例のチップパッケージにおけるチップキャリアの概略を示す断面図である。

【図5】本発明のチップキャリアの製造方法の説明する ための工程断面図である。

【図6】本発明の端子電極を備えた回路基板の第1実施例の概略を示す断面図である。

【図7】本発明の第1実施例の回路基板における端子電極の製造方法の説明するための工程断面図である。


【図8】本発明のチップパッケージ実装体の第1実施例の概略を示す断面図である。


【図9】本発明のチップパッケージ実装体の第2実施例の概略を示す断面図である。


【符号の説明】


1,22…キャリア基板、 1a,1b…セラミックグリーンシート、2,2a,2b,33…バイアホール、3,34…バイア、4,35…基板内層配線、5…コンタクト電極、6,31…端子電極、7…LSIチップ、8,32…電極パッド、9…導電性接着剤、10…モールド樹脂、11…突起電極、12,21…チップキャリア、19,20…チップパッケージ、30,40…回路基板、30a…実装面、31…端子電極、31a…下段部、31b…上段部、A,B…レジスト膜。

【図1】












【図6】




[図7]



[図8]







フロントページの続き

(31)優先権主張番号 特願平5-320126

(32) 優先日 平 5 (1993) 12月20日

(33)優先權主張国 日本 (JP)